2015 年 12 月 2 日，北京–赛灵思公司 (NASDAQ:XLNX) 今天宣布推出 Vivado® 设计套件 HLx 版本，为All Programmable SoC 和 FPGA以及打造可复用的平台提供了全新超高生产力设计方法。新版 HLx 包括 HL 系统版本、HL 设计版本和 HL WebPACK™ 版本。所有 HLx 版本均包括带有 C/C++ 库的 Vivado 高层次综合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE™ IP 子系统以及完整的 Vivado 实现工具套件，使主流用户能够方便地采用生产力、的C 语言和 IP 设计流程。结合 UltraFast™ 生产力设计方法指南，相比采用传统方法而言，用户可将生产力提升 10-15 倍。全新HLx 版本将作为 Vivado 设计套件的升级版提供。

为创建和编程可复用的平台工作带来超高生产力  

过去 3 年来，赛灵思前沿客户率先采用基于 C 语言和 IP的设计技术与方法，并推动有关技术和方法不断完善，走向成熟，这些成熟的技术和方法现已納入 HLx 版本中，实践证明有望将生产力提升 10-15 倍。为了实现这一超高生产力，客户采用了如下全部或部分设计技术与方法：1) 基于 C 语言的设计和优化再利用；2) IP 子系统的复用；3) 集成自动化；4) 加速设计收敛。

有别于将大部分设计精力用在设计流程后端的传统 RTL 设计，基于 C 和 IP 的设计可以支持广泛的优化设计复用，以加速更出色的微型架构的创建和快速探索更多设计的可能性，而且还能取代易出错的手动 C 到 RTL 转换，避免在集成基于 C 语言和 RTL 的 IP 时浪费时间和出错，并可大幅缩短验证时间。利用高层次抽象，客户发现他们能够快速获得整体同样出色甚至更好的结果质量（性能、功耗和利用率）。

为了支持这些高生产力的设计流程，全新 HLx 各版本均包括 Vivado HLS、Vivado IPI、LogicCORE IP 子系统和完整的 Vivado 实现工具套件。此外，赛灵思及其联盟生态系统还在不断扩展特定市场的 C 语言库，诸如针对视频和图像处理的 OpenCV，以及面向汽车驾驶员辅助系统 (ADAS) 和数据中心应用的机器学习等。赛灵思的全新 LogiCORE IP 子系统是一种高度可配置的、专为特定市场量身定制的构建模块，其集成了多达 80 个不同的 IP 核、软件驱动程序、设计范例和多种测试平台。新型 IP 子系统可用于以太网、PCIe®、视频处理、图像传感器处理以及 OTN 开发。这些 IP 子系统采用 AMBA® AXI 4 互联协议、IEEE P1735 加密和 IP-XACT 等业界标准，可与赛灵思及其联盟成员提供的 IP 实现互操作，并加速集成。

基于 C 的 IP 和预封装的 IP 子系统相结合，能利用 Vivado IPI 实现集成自动化。Vivado IPI 的集成自动化提供了具有器件和平台感知的互动开发环境。该环境可支持关键 IP 接口的智能自动连接、一键式 IP 子系统生成、实时 DRC，以及接口更换通知，同时还具备强大的调试功能。具有平台感知的智能功能可对 Zynq® SoC 和 MPSoC 处理系统预先配置适当的外设、驱动程序和存储器映射，以便支持目标开发板。设计团队现在能够针对 ARM® 处理系统和高性能 FPGA 逻辑快速识别、重用并集成软硬件 IP 核。

赛灵思公司设计方法市场营销总监 Tom Feist 指出：“全新 HLx 版本设计套件提供了用于创建和编程可复用的 All Programmable 平台的架构。我们所有的 Vivado 套件均提供有工具、IP 和 UltraFast 设计方法，让我们的主流客户能够集中精力实现差异化价值，更快速地打造出更出色的设计。”